本文提出了一种 12 位单斜率 ADC 架构，该架构将片上斜坡发生器用于低噪声列并行 CMOS 图像传感器。以片上连续时间斜坡发生器取代了离散时间实现。这是为了减少由离散时间斜坡的高速计时引起的毛刺噪声。该设计也采用差分拓扑提高斜坡发生器的电源抑制（PSR）性能。通过利用图像信号的光子散粒噪声特性，以加速的斜坡信号获得高速 ADC 转换。ADC 的设计具有高度可扩展性，该体系结构应用于采用 TSMC 0.18µm 3.3V/1.8V CMOS 工艺制造的一系列图像传感器中。测量显示，增益为 24x 时行噪声为 13 uV，增益为 3x 时行噪声为 50 uV。增益为 24x 时，总读出噪声为 108 uV，增益为 3x 时，总读出噪声为 171 uV。